직무 · 삼성전자 / 패키지개발
직무기술서를 보니 DS 메모리사업부 패키지개발직무는 외국어(영어, 일본어) 회화 역량 보유자가 우대사항이던데, 이게 삼성에서 메모리를 납품하는 고객사와 소통하기 위함인가요 아니면 패키지 재료사와 소통하기 위함인가요?
2026.02.16
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요. 반도체 분야로 지원을 준비 중인데, 이력서의 대외활동 항목에 직무와 직접 관련이 없는 활동도 작성하는 게 좋을지 고민입니다. 예를 들어 학회 활동이나 학부연구생 경험이 있는데, 이는 반도체보다는 통신 분야와 관련이 있습니다. 다만 지원 분야가 Test 직무라 신호처리 등과 연관 지어 설명할 수는 있을 것 같은데, 반도체 환경에서 진행한 경험은 아니라서 고민됩니다. 이 경우 연관성이 약하면 제외하는 게 더 나은지, 아니면 어느 정도라도 연결해서 적는 게 좋은지 조언 부탁드립니다.
안녕하세요 학사 졸업하고 연구원에서 근무중입니다. 이번 상반기 삼성전자 패키지개발 직무로 지원할 생각인데 메모리사업부와 TSP 중 어디를 지원할지 고민입니다. 업무 경험으로는 RDL SI 설계와 interposer, SiP 연구를 하고있습니다. 그 과정에서 photo, etch , electroplate 등과 같은 단위 공정도 익혀왔습니다. 최대한 업무 경험을 살려서 지원하고자 패키지 개발을 지원하고자 하는데, 제 연구가 구조적 설계와 선행 개발 및 검증이다보니 양산에 초점이 맞춰있는 TSP 보다 메모리사업부가 더 적합하지 않나 라는 생각이 들었습니다. 메모리사업부와 TSP의 패키지 개발이 어떻게 다른지 궁금하고 현직자 분들 입장에서는 제 경험이 어느 사업부가 더 핏한지 의견을 듣고 싶습니다. 추가로 TSP 공정기술로 지원한다면 설득력이 없진 않을지 궁금합니다.
안녕하세요 전기전자공학 전공하고 외국계 반도체 기업에서 칩레벨 불량분석, 보드레벨 관련 일을 하였습니다. 삼성전자 LSI에 도전하고 싶은데요, EMC SI/PI 쪽으로 관심이 있습니다. 혹시 제 역량이 경쟁력 있을지, 무엇이 부족할지 피드백주시면 감사하겠습니다. 학부 때는 LNA회로설계, S parameter, 임피던스 매칭, cadence 활용, 학부 프로젝트로 ring osc 등을 설계 통신과목에서 모두 우수한 성적 (Time domain, Freq domain, FFT 이해) 졸업연구로 머신러닝을 활용한 통신시스템 설계 경력으로는 여러가지 아날로그 반도체를 다루었고, PM, GM 튜닝, EMI, EMC 노이즈 절감, DCDC scheme 분석, SerDes MIPI compliance등을 접할 수 있었습니다. 반도체 PKG차원에서 모델링하여 접근해본 경험은 없어서 준비가 더 필요할지 싶습니다.
안녕하세요. 반도체 분야로 지원을 준비 중인데, 이력서의 대외활동 항목에 직무와 직접 관련이 없는 활동도 작성하는 게 좋을지 고민입니다. 예를 들어 학회 활동이나 학부연구생 경험이 있는데, 이는 반도체보다는 통신 분야와 관련이 있습니다. 다만 지원 분야가 Test 직무라 신호처리 등과 연관 지어 설명할 수는 있을 것 같은데, 반도체 환경에서 진행한 경험은 아니라서 고민됩니다. 이 경우 연관성이 약하면 제외하는 게 더 나은지, 아니면 어느 정도라도 연결해서 적는 게 좋은지 조언 부탁드립니다.
안녕하세요 학사 졸업하고 연구원에서 근무중입니다. 이번 상반기 삼성전자 패키지개발 직무로 지원할 생각인데 메모리사업부와 TSP 중 어디를 지원할지 고민입니다. 업무 경험으로는 RDL SI 설계와 interposer, SiP 연구를 하고있습니다. 그 과정에서 photo, etch , electroplate 등과 같은 단위 공정도 익혀왔습니다. 최대한 업무 경험을 살려서 지원하고자 패키지 개발을 지원하고자 하는데, 제 연구가 구조적 설계와 선행 개발 및 검증이다보니 양산에 초점이 맞춰있는 TSP 보다 메모리사업부가 더 적합하지 않나 라는 생각이 들었습니다. 메모리사업부와 TSP의 패키지 개발이 어떻게 다른지 궁금하고 현직자 분들 입장에서는 제 경험이 어느 사업부가 더 핏한지 의견을 듣고 싶습니다. 추가로 TSP 공정기술로 지원한다면 설득력이 없진 않을지 궁금합니다.
안녕하세요 전기전자공학 전공하고 외국계 반도체 기업에서 칩레벨 불량분석, 보드레벨 관련 일을 하였습니다. 삼성전자 LSI에 도전하고 싶은데요, EMC SI/PI 쪽으로 관심이 있습니다. 혹시 제 역량이 경쟁력 있을지, 무엇이 부족할지 피드백주시면 감사하겠습니다. 학부 때는 LNA회로설계, S parameter, 임피던스 매칭, cadence 활용, 학부 프로젝트로 ring osc 등을 설계 통신과목에서 모두 우수한 성적 (Time domain, Freq domain, FFT 이해) 졸업연구로 머신러닝을 활용한 통신시스템 설계 경력으로는 여러가지 아날로그 반도체를 다루었고, PM, GM 튜닝, EMI, EMC 노이즈 절감, DCDC scheme 분석, SerDes MIPI compliance등을 접할 수 있었습니다. 반도체 PKG차원에서 모델링하여 접근해본 경험은 없어서 준비가 더 필요할지 싶습니다.
답변 8
채택된 답변지원자님 좋은 포인트를 보셨습니다~ 패키지개발 직무에서 외국어 우대가 붙는 건 그냥 형식적인 문구가 아니라 실무에서 실제로 쓸 일이 꽤 있기 때문입니다! 결론부터 말하면 고객사 소통 때문만은 아니고, 장비사 + 소재사 + 해외 기술자료 + 공동개발 커뮤니케이션까지 다 포함이라고 보시면 정확합니다~ 패키지개발은 생각보다 글로벌 협업이 많은 직무입니다~ 특히 메모리 패키지는 첨단 패키징, 신소재, 신규 구조 개발이 계속 들어가기 때문에 외부 파트너와 기술 커뮤니케이션이 자주 발생합니다! 먼저 장비사 쪽입니다 지원자님~ 패키지 공정에 쓰는 본딩, 몰딩, 플립칩, 언더필, 테스트, 검사 장비 상당수가 해외 업체입니다! 미국·일본 장비사가 많고, 셋업, 레시피, 공정 조건, 장비 이슈 트러블슈팅을 영어로 직접 미팅하거나 메일 주고받는 경우가 많습니다~ 현장 화상 미팅도 자주 있습니다! 다음은 소재사입니다~ 패키지 쪽은 특히 소재 의존도가 높습니다! EMC, 언더필, 접착제, 기판, 솔더, 범프 재료, 필름, 서브스트레이트 같은 것들이 글로벌 공급망입니다~ 일본 소재사 비중이 높아서 일본어 우대가 붙는 경우도 있습니다! 공동 평가, 샘플 테스트, 특성 데이터 리뷰를 같이 합니다~ 또 하나 중요한 게 기술 문서입니다 지원자님~ 패키지 관련 최신 논문, 특허, 소재 데이터시트, 장비 매뉴얼, Failure analysis 리포트 대부분이 영어입니다~ 실제로 실무에서 자료를 “읽고 이해하고 바로 적용”해야 하는 경우가 많습니다~ 고객사 소통도 일부 포함은 됩니다~ 다만 패키지개발 엔지니어가 직접 고객 대응 전면에 서는 경우는 제한적이고, 고객 품질/AE/마케팅 쪽이 1차 창구인 경우가 많습니다~ 대신 고객 요구 스펙, 신뢰성 요구 조건, 테스트 조건 정의를 기술 미팅에서 같이 검토하는 경우는 있습니다~ 그래서 외국어 우대의 실제 의미는 이런 쪽에 더 가깝습니다 지원자님~ 해외 장비사와 공정/트러블 기술 미팅 글로벌 소재사와 공동 평가 및 데이터 리뷰 영문 기술자료 즉시 이해 및 적용 해외 개발 파트너와 공동 개발 커뮤니케이션 특히 일본어 우대가 붙어 있으면 거의 확실하게 “일본 소재/장비 협업 비중이 있다”는 신호라고 보시면 됩니다~ 면접에서 이 질문 나오면 이렇게 말하면 좋습니다 지원자님~ 패키지개발은 글로벌 장비·소재 협업이 많기 때문에 외국어는 고객 대응뿐 아니라 기술 협업과 자료 해석 측면에서도 중요하다고 이해하고 있다 이런 식으로요~ 지원자님처럼 JD 문구를 이유까지 파고드는 시선이면 직무 이해도 측면에서 이미 좋은 출발입니다~ 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
먼저 채택한번 꼭 부탁드립니다!! 삼성전자 DS 메모리사업부 패키지개발에서 외국어 회화 우대는 단순 고객 응대용이라기보다, 글로벌 협업 환경 때문이라고 보는 게 맞습니다. 메모리 고객사는 해외 반도체·IT 기업인 경우가 많아 기술 이슈 대응, 샘플 평가, 품질 클레임 논의 시 영어 소통이 필요하고, 동시에 패키지 소재·장비 업체(일본계 포함)와의 공정 조건 협의나 기술 미팅도 빈번합니다. 즉 고객사와 재료·장비사 모두 대상입니다. 단순 회화보다 ‘기술을 설명할 수 있는 영어’가 핵심입니다.`
